Μνήμες ROM

Εσωτερική δομή μιας μνήμης ROM

Το σχήμα μας δείχνει την εσωτερική δομή μίας προγραμματισμένης μνήμης ROM 4X4 bits. Από το συμβολισμό συμπεραίνουμε ότι η μνήμη αυτή αποτελείται από 4 λέξεις των 4 bits η κάθε μία. Για την είσοδο της διεύθυνσης της
λέξης χρειαζόμαστε 2 εισόδους και για την έξοδο των δεδομένων 4 εξόδους. Το κύτταρο της μνήμης ROM που θα αναλύσουμε βασίζεται σε μια δίοδο. Ο προγραμματισμός της γίνεται με την ύπαρξη ή όχι διόδου για κάθε ένα bit της μνήμης. Οι δύο είσοδοι της διεύθυνσης συνδέονται σε έναν αποκωδικοποιητή 2 σε 4, του οποίου οι τέσσερις έξοδοι (0,1,2,3) διασταυρώνονται (χωρίς να συνδέονται) με τέσσερις γραμμές οι οποίες συνδέονται στο ένα τους άκρο με μία αντίσταση στην τάση τροφοδοσίας +5V (λογικό 1), ενώ το άλλο τους άκρο αποτελεί τις εξόδους δεδομένων (D0, D1, D2, D3) της ROM. Οι έξοδοι του αποκωδικοποιητή συνδέονται με τις γραμμές των δεδομένων μέσω διόδων. Ανάλογα με τον προγραμματισμό της ROM καταστρέφονται οι δίοδοι στα bits των λέξεων στα οποία θέλουμε να
αποθηκεύσουμε την λογική κατάσταση ″1″ ενώ παραμένουν όπου θέλουμε να αποθηκεύσουμε την λογική κατάσταση ″0″.

Για παράδειγμα, ας θεωρήσουμε ότι τα δεδομένα που είναι αποθηκευμένα στις λέξεις της ROM φαίνονται στον ανωτέρω πίνακα προγραμματισμού. Για να διαβάσουμε τα δεδομένα που είναι αποθηκευμένα σε μία θέση μνήμης
τοποθετούμε την διεύθυνσή της στις γραμμές επιλογής διεύθυνσης Α1, Α0. Ας υποθέσουμε ότι θέλουμε να διαβάσουμε τα δεδομένα της θέσης μνήμης με διεύθυνση 01. Τοποθετούμε την διεύθυνση 01 στις εισόδους Α1Α0 της ROM με αποτέλεσμα ο αποκωδικοποιητής να εμφανίσει την λογική κατάσταση ″0″ στην έξοδό του με αρίθμηση 1. Όλες οι άλλες έξοδοι του αποκωδικοποιητή (0,2,3) θα βρίσκονται στην λογική κατάσταση ″1″. Οι έξοδοι D3D2D0 θα έχουν λογική κατάσταση ″1″ λόγω του ότι δεν υπάρχουν δίοδοι και συνδέονται με την τάση τροφοδοσίας. Η έξοδος D1 θα έχει την λογική κατάσταση ″0″ αφού υπάρχει δίοδος πολωμένη ορθά λόγω της λογικής κατάστασης ″0″ στην έξοδο 1 του αποκωδικοποιητή. Όσες δίοδοι υπάρχουν συνδεδεμένες στο ένα τους άκρο με την D1 έξοδο δεν την επηρεάζουν επειδή δεν άγουν, αφού το άλλο τους άκρο θα βρίσκεται στη λογική κατάσταση ″1″ που έχουν οι υπόλοιπες έξοδοι του αποκωδικοποιητή.

Στην πραγματικότητα οι μνήμες ROM δεν κατασκευάζονται με διόδους αλλά με FET. Οι χωρητικότητες των μνημών ROM στο εμπόριο σε Ο.Κ. κυμαίνονται από Kbits έως Mbits με χρόνους προσπέλασης από tACC=200 nsec έως tACC=40 nsec. Ο προγραμματισμός τους γίνεται κατά την κατασκευή τους σύμφωνα με τον πίνακα προγραμματισμού με τον οποίο πρέπει να προμηθεύσει την κατασκευάστρια εταιρεία ο σχεδιαστής του ψηφιακού συστήματος στο οποίο θα χρησιμοποιηθεί η ROM. Λόγω της διαδικασίας αυτής (η οποία σε περίπτωση λαθών θα πρέπει να επαναληφθεί) θα πρέπει να κατασκευασθούν χιλιάδες ολοκληρωμένα για να συμφέρει οικονομικά ο προγραμματισμός μιας ROM. Επίσης, μετά την τοποθέτηση των μνημών ROM στο σύστημα στο οποίο χρησιμοποιείται είναι δύσκολη η διαδικασία αντικατάστασής της σε περίπτωση επανασχεδιασμού του συστήματος
(οι μνήμες ROM θα πρέπει να αντικατασταθούν από νέες) ή λόγω λάθους στον πίνακα προγραμματισμού. Για τους λόγους που αναφέραμε αναπτύχθηκαν τύποι ROM στους οποίους επιτρέπεται ο προγραμματισμός τους από το χρήστη (PROM, EPROM, EEPROM).